登高的温石 |
2020-11-11 20:59 |
一. IC的发展进程及面临的技术挑战 Z{
Zox[/ wmr%h q IC从20世纪60年代开始起步,一直以来基本遵循着摩尔定律在快速发展。摩尔定律是英特尔创始人之一戈登•摩尔的经验之谈,其核心内容为:单位面积的IC上可以容纳的晶体管数目大约每经过18个月便会增加一倍。另外一种说法是,处理器的性能每隔18个月翻一番,而价格下降一半。 thPH_DW>eb (MoTG^MrBY IC的发展涉及设计、制造、应用等环节,设计又涉及电子设计自动化(EDA)软件和IP(Intelligence Property,知识产权)、结构等;制造涉及材料、装备(如光刻机等)、封装、测试等环节;应用涉及商业模式、产业生态链等。IC的发展非常迅速,在材料方面,本世纪以来,已有47种新材料进入IC制造[1]。器件结构方面则是从平面到立体,如立体栅结构的FinFET,台积电已经开始以5nm工艺量产。另外处理器经历了SSI、MSI、LSI、VLSI、多核VLSI等阶段,即将迈向第5代[2]。集成技术方面,从平面到三维集成的转变,拓展了器件密度提升的维度。光刻技术方面,从光源、镜头的材料与结构、图形传递模式多元化的创新,到极紫外光刻(EUV)技术的突破,使5nm技术的实现有了保证。商业模式方面,从早期的IDM模式,即IC设计、制造、封装和测试等环节集于一身(该模式下IC领域进入门槛高,属于少数人的游戏),逐渐发展出Foundry模式,即IC开始了设计、制造、封装的相对独立发展,给予更多玩家进入该领域的机会,整个产业发展也更加蓬勃。 YaZt+WA i>Bi&azx 当前IC发展面临诸多技术挑战,如[1]: IaTq4rt e6i./bf3 1. FinFET器件微缩挑战:5nm以下技术节点中,较薄的Fin引起迁移率严重退化;较高的Fin形成源漏外延质量变差,通过应变技术提高器件性能有限。 K^vp(2 !en F8a 2. 器件结构:从FinFET到垂直堆叠Nano-sheet,再到Fork-sheet/CFET,以进一步优化面积利用率、提高集成密度。随着IC微缩到5 nm以下,预计FinFET将走到尽头,而垂直堆叠的环绕闸极(GAA)Nano-sheet被认为是由FinFET器件自然演变而来。为了将Nano-sheet器件的可微缩性延伸到2nm节点及以下,目前业界寄希望于Fork-sheet/CFET器件。 O4PdN? !$xEX,vj|W 3. 埋入式电源线(BPR):将Vcc和地线埋入前端工艺中,压缩标准单元面积、节省互连空间。埋入式电源线被认为是5nm及以下工艺制程的重要技术。 CotMV^
01c/;B 4. 光刻技术:EUV技术的持续改进。 /^33 e+j uP=_-ZUW 5. Air Gap侧墙技术:可降低栅极寄生电容25%以上,该技术可使7nm工艺的产品在性能上甚至优于5nm工艺的产品。 . 02(O V=4u7!ha
6. 新的互连技术:引入新材料,采用新集成技术来降低互连RC延迟。 lcT+$4zk. #8f"}>U9., 另外,设计工具、制造封装工艺等方面的改进也面临重大挑战。 |
|